PAT-NO:

JP360194548A

DOCUMENT-IDENTIFIER: JP 60194548 A

TITLE:

CHIP CARRIER

PUBN-DATE:

October 3, 1985

INVENTOR - INFORMATION:

NAME

SENBA, NAOHARU

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY

N/A

APPL-NO: JP59050413

APPL-DATE:

March 16, 1984

INT-CL (IPC): H01L023/12, H01L023/02, H01L025/10,

H05K001/18

US-CL-CURRENT: 257/686, 257/E25.023

ABSTRACT:

PURPOSE: To enable stacking at two stages and three stages with similar semiconductor devices using chip carriers by a method wherein the upper part of a chip carrier body is provided with an electrode for stacking connection.

CONSTITUTION: A resinous frame 9 is adhered to the upper surface in the periphery of a ceramic container base 1, thus forming the chip carrier body. Electrodes 11 penetrating vertically through through-holes 12 are provided in

the frame 9 or the four corners of the chip carrier body. After a semiconductor element 4 is fixed to the center recess of the container base 1, the electrode of the semiconductor element 4 is connected to the chip carrier electrode 2 of the base 1 with metallic fine wires 3; then, the whole is sealed with a resin 15. A semiconductor device 10 thus constructed is connected by fitting the electrodes 11 at the four corners of the container base 1 to the electrode 8 of the printed circuit board 7. Next, a similar semiconductor device 20 is stacked on the semiconductor device 10 and fixed by connection with the four-corner electrodes 11 penetrating through the upper and lower surfaces; thereby, a two-stacked chip carrier type semiconductor device is obtained.

COPYRIGHT: (C) 1985, JPO&Japio

9日本国特許庁(JP)

10 特許出願公開

四公開特許公報(A) 昭60-194548

@Int_CI_4

識別記号

庁内整理番号

❸公開 昭和60年(1985)10月3日

H 01 L 23/12 23/02 25/10 1/18 H 05 K

7357-5F 7738-5F 7638-5F

6736-5F

審査請求 未請求 発明の数 1 (全2頁)

❷発明の名称

①出 願

チツプキヤリヤ

②特 顧 昭59-50413

顧 昭59(1984)3月16日 砂出

79発 明 者

人

仙 波 直 治

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

日本電気株式会社 砂代 理 弁理士 内原

阳

1. 発明の名称

チップキャリヤ

2. 特許請求の範囲

チップキャリヤ本体部の上面に、積重ね接続用 の電極が設けられていることを特徴とするチップ キャリヤ。

3. 発明の詳細な説明

イ , 産業上の利用分野

本発明は、集積回路業子などの半導体素子を内 部に収納し保護する収納容器(パッケージという) のうち、俗にリードレス型として開発されたチッ ブキャリヤに胸する。

口,従来技術

第1図(3)は、従来一般のチップキャリヤ形パッ ケージの半導体装置の平面図、同図(6)は断面図で ある。これらの図において、セラミックやカラス

エポキシなどで作られているチップキャリヤの容 器基台1に電極2が形成され、中央凹部に半導体 素子 4 を接着後、半導体業子の電極とチップキャ リヤの電框2との間が金属細線3を用いて接続さ れ、樹脂5により對止されている。とのような半 導体装置をプリント回路基板7に搭載する場合は、 チップキャリヤの電板2とブリント回路基板側電 極8を接着剤(導電性接着剤・はんだ等)6を用 いて接続している。

しかしながら、とのような構造では、平面的な 搭載方法のみしか適用不可能であり、ブリント回 路基板に直接半導体業子を搭載し、ワイヤポンデ イングによる接続方法と比較しても、ポンディン グ範囲よりも更に大きくなるので集積度は低くな る。しかし、高集積化,小型化が要求されている 現今では、従来方法のチップキャリヤの構造をも ってしては対応不可能である。

ハ・発明の目的

本発明の目的は、前述したような従来構造の間 題点を解消することのできる多段搭載テップキャ

特開昭60-194548 (2)

リヤを提供するにある。

ニ・発明の構成

本発明によればチップキャリヤ本体部の上面に、 横重ね接続用の電極が散けられたチップキャリヤ が待られる。

ホ・実施例

つぎに本発明を実施例により説明する。

第2図(a)は本発明の一実施例に係るチップキャリヤを用いて超立てた半導体装置の平面図、同図(b)は断面図である。これらの図において、セラミックの容器基合1周辺部上面に、個脂製の枠体9が接着されて、チップキャリヤ本体の四路には、スルホール12により上下に買通している電程11が設けられている。容器基合1の中央関係に半導体業子4を固着後、半導体業子4の間は金属組織3により接続後、関脂15により對止されている。2に19に構成された半導体装置10は、フリント四路美板7の電極8に容器基合1の四隣の電極

11を含せて接続し、つぎに、回様の半導体装置 20を半導体装置10の上に重ね、上下面に貧通 している四隅の電極11でもって接続固定すると とにより、2段重ねのチップキャリヤ型半導体装 置が得られる。

へ・発明の効果

本発明のチップキャリヤを用いた半導体装置は、 チップキャリヤ本体上部に、積重ね接続用の電値 が設けられているので、との電値を用いて、同様 のチップキャリヤを用いた半導体装置と、2段に も3段にも重ね合せることができる。したがって、 とのようにして多段構成とすることにより、フリ ント回路基板に直接半導体案子を搭載し、ワイヤ ポンディングで実装するのに比べ、容易に2倍以 上の集積版とすることができる効果がある。

4. 図面の簡単を説明

第1図(4)は従来のチップキャリヤを用いた半導体装置の平面図、同図(b)断面図、第2図(4)は本発明の一実施例による半導体装置の平面図、回図(b)

は断面図である。

1 ……容器基台、2 ……チップキャリヤ電極、3 ……金属組織、4 ……半導体素子、5 ……對止 機脂、7 ……ブリント回路落板、8 ……回路落板 電極、9 ……枠体、1 1 ……積重ね接続用四隅電 極、1 2 ……スルーホール、1 0 , 2 0 ……半導 体装置。

代理人 弁理士 内 原



